Схемаи нави аслии XC18V04VQG44C Spot саҳҳомии FPGA майдони барномарезишавандаи массиви дарвозаи мантиқии IC чипи микросхемаҳои интегралӣ

Хусусиятҳои маҳсулот

Ҳуҷҷатҳо ва ВАО

Таснифоти экологӣ ва содирот

Захираҳои иловагӣ

Xilinx Memory - Proms конфигуратсия барои FPGAs

Xilinx силсилаи XC18V00-и PROM-ҳои конфигуратсияи барномарезишавандаи дохили системаро муаррифӣ мекунад (Расми 1).Дастгоҳҳо дар ин оилаи 3.3V дорои 4-мегабит, 2-мегабит, 1-мегабит ва 512 килобит PROM мебошанд, ки усули осон ва камхарҷро барои аз нав барномасозӣ ва нигоҳ доштани ҷараёни конфигуратсияи Xilinx FPGA таъмин мекунанд.

Вақте ки FPGA дар ҳолати Master Serial аст, он соати конфигуратсияро тавлид мекунад, ки PROM-ро меронад.Вақти кӯтоҳи дастрасӣ пас аз фаъол шудани CE ва OE, маълумот дар PROM DATA (D0), ки ба пини FPGA DIN пайваст аст, дастрас аст.Маълумоти нав дар муддати кӯтоҳ пас аз ҳар як канори баландшавии соат дастрас мешавад.FPGA барои анҷом додани конфигуратсия шумораи мувофиқи импулсҳои соатро тавлид мекунад.Вақте ки FPGA дар реҷаи Slave Serial аст, PROM ва FPGA аз ҷониби соати беруна кор мекунанд.

Вақте ки FPGA дар ҳолати Master Select MAP аст, FPGA соати конфигуратсияро тавлид мекунад, ки PROM-ро меронад.Вақте ки FPGA дар режими Slave Parallel ё Slave Select MAP аст, осциллятори беруна соати конфигуратсияро тавлид мекунад, ки PROM ва FPGA-ро меронад.Пас аз фаъол шудани CE ва OE, маълумот дар пинҳои DATA (D0-D7) дастрас аст.Маълумоти нав дар муддати кӯтоҳ пас аз ҳар як канори баландшавии соат дастрас мешавад.Маълумот ба FPGA дар канори болоравии CCLK ворид карда мешавад.Осциллятори озодро дар режимҳои Slave Parallel ё Slave Select MAP истифода бурдан мумкин аст.

Якчанд дастгоҳҳоро метавон бо истифода аз баромади CEO барои ворид кардани вуруди CE-и дастгоҳи зерин каскад кард.Вурудҳои соат ва баромади DATA-и ҳама PROM-ҳои ин занҷир ба ҳам пайвастанд.Ҳама дастгоҳҳо мувофиқанд ва онҳоро бо дигар аъзоёни оила ё оилаи силсилавии PROM-и якдафъаинаи барномарезишавандаи XC17V00 муттаҳид кардан мумкин аст.